去根電容的安裝方式與PCB設計
安裝去耦電容時，一般都知道使電容的引線盡可能短。但是，實踐中往往受到安裝條件的限劍，電容的引線不可能取得很短。況且，電容引線的寄生電感只是影響目諧振須率的因素之一，自諾振頻率還與過孔的寄生電感、相關印制導線的寄生電感等因素有關。一味地追求引線短，不僅困難。而且根本達不到目的。

這說明要保證去耦效果，在PCB設計時，就要考慮相關問題。設計印制導線時，應使去耦電容距離芯片電源正負樓引廁盡可能近（當然電容引線要盡可能短）。設計過孔時應盡量減小過孔的寄生電感。

電容結構的選擇
從理論上講.電容的容量越大，容抗就越小，濾波效果就越好。一些人也有這種習慣認識。但是，容量大的電容一般寄生電感也大，自諧振須率低（如典型的陶瓷電容，0.1uF的fo=5MHz，0.0lulF的fo=15Mlz，0.00luF的fO=50MHz），對高頻噪聲的去耦效果差，甚至根本起不到去耦作用。分立元件的濾波器在頻辛超過10MHz時，將開始失去性能。元件的物理尺寸越大，轉折點頻幸越低。這些問恩可以過選擇特殊結構的電容來解決。

貼片電容的寄生電惑幾乎為零，總的電夠也可以減小到元件本身的電感、通常只是傳統電容寄生電感的1/3～1/5，自諧振須率可達同樣容量的帶引線電容的2倍（也有資料說可達l0倍），是射頻應用的理想選擇。傳統上，射頻應用一般選擇瓷片電容。但在實踐中，超小型聚脂或聚苯乙烯薄膜電容也是適用的，因為他們的尺寸與瓷片電容相當。

三端電容能將小瓷片電容頻率范圍從50Hz以下拓展到200Mlz以上，這對抑制VHF頻段的噪聲是很有用的。要在VMIF或更高的頻段獲得更好的濾波效果，特別是保護屏蔽體不被穿透，必須使用饋通電容。

（a）所示的濾波器，如果取1=lalH，rl.=l歌婷，C=0.47uF（這也是許多資料上推薦的參數），可算出f0=5.2kHz。而EMC測試中的脈沖群頻率為5.0klHz（2kV）或2.5kHz（4kY），5.0kHz剛好諧據，2.5kHz也不會被衰誠，如圖3所示。這說明濾波器中元件參數選取不當，可能根本起不到提高EWC性能的作用。

電源濾波器的釣自諧振頻率

在交流電源進線與電源變壓器之間設置電測濾波器是抗EMI的常用措施之一。常用的電源濾波器所示。人們一般對去耦電容的自諧振須率問題比較注意，實際上電源濾波器也有自諧振頻率問題，處理不當，同樣達不到預期的目的。

自諧振頻率與載止須率
2.1去相電容的自諧振頻率
實際的電容都有寄生電感Ls，Ls的大小基本上取決于引線的長度，對圓形、導線類型的引線，上’的典型值為10mH/cm[3]。典型的陶瓷電容的引線約有6mm長，會引入約15mll的電感””，引線電感也可由下式估算[4]：

其中：/和r分別為引線的長度和半徑。
寄生電感會與電容產生串聯諧振，即自諧振，在自諧振頻率fo處，去耦電容呈現的阻抗小，去耦效果好。
但對須率f高于f/o的噪聲成份，去耦電容呈電感性，阻抗隨頻率的升高而變大，使去耦或旁路作用大大下降。實踐中，應根據噪聲的高頻率faax 來選擇去根電容的自諧振頻率f0，佳取值為fo=fmmx。

但是，一些資料上只是從電容的寄生電感的角度給出了自諾舔頻率fo的資料。實際上，去根電容的自諧振頻率不僅與電容的寄生電感有關，而且還與過孔的寄生電感[5]、聯結去耦電容與芯片電源正負極引腳的印制導線的寄生電感[6.7]等都有關系。如果不注意這一點，查得的資料或自己的估算往往與實際情況相去甚遠。